L1·10^1 – 10^3
逻辑门
Logic Gate
核心抽象布尔函数
用晶体管搭建出 AND、OR、NOT，从此可以表达任意逻辑。
学习进度：
What
逻辑门是用晶体管搭建的基本逻辑单元。AND 门输出 1 当且仅当所有输入为 1；OR 门输出 1 当至少一个输入为 1；NOT 门反转输入。通过组合这些基本门，可以构建任意布尔函数。集成电路（IC）将数千到数十亿个逻辑门封装在一块芯片上。
Why
单个晶体管只能做开关，无法表达逻辑关系。逻辑门将物理层的通断行为抽象为数学上的布尔运算，使得我们可以用代数方法设计和验证电路。这是从物理世界到数学世界的关键一步。
How
程序员通过布尔表达式（&&、||、!）在高级语言中使用逻辑门的抽象。硬件工程师用 Verilog/VHDL 描述逻辑门网络，综合工具自动映射到晶体管。理解逻辑门有助于理解：为什么位运算（&、|、^、~）如此高效；为什么硬件描述语言长成那个样子。
Bottom-up：由下层如何构建
本层建立在以下层级之上：
Top-down：向上暴露什么接口
布尔运算组合逻辑真值表
Programmer View：程序员视角
我能操作吗？
通过布尔表达式和位运算间接操作。硬件层面通过 HDL（Verilog/VHDL）直接描述。
成本模型
| 指标 | 量级 | 备注 |
|---|---|---|
| 门延迟 | ~10-50 ps | 取决于工艺和门类型 |
| 扇入限制 | 通常 ≤ 4 输入 | 更多输入需要多级门，增加延迟 |
| 面积 | 4-20 个晶体管/门 | NAND 最经济（4T），XOR 最贵（~20T） |
常见陷阱
- !竞争与冒险：当多个输入同时变化时，输出可能出现短暂的错误脉冲（glitch）
- !扇出限制：一个门的输出驱动太多后续门会导致延迟增加和信号退化