CPU 微架构

CPU 微架构是实现指令集架构（ISA）的硬件设计。核心组件包括：控制单元（Control Unit）负责取指、译码、执行；ALU 执行算术和逻辑运算；寄存器文件存储操作数；总线连接各组件。现代 CPU 使用流水线（Pipelining）技术，将指令执行分为多个阶段（取指、译码、执行、访存、写回），每个时钟周期完成一条指令。更高级的技术包括超标量（Superscalar，每周期执行多条指令）、乱序执行（Out-of-Order Execution）、分支预测（Branch Prediction）。

寄存器和 ALU 只能执行单个操作，无法自动执行指令序列。CPU 微架构引入'取指-译码-执行'循环，使计算机能够自动执行存储在内存中的程序。这是从'计算器'到'通用计算机'的飞跃。流水线技术进一步提升性能，使现代 CPU 达到每时钟周期执行多条指令的吞吐量。

程序员通过汇编语言和高级语言使用 CPU 的抽象。理解 CPU 微架构有助于理解：为什么循环展开能提升性能（减少分支）；为什么分支预测失败代价高昂（流水线清空）；为什么缓存命中率对性能至关重要（内存访问延迟）。性能优化工具（如 perf、VTune）直接分析 CPU 微架构事件。