The Latency Ladder
从纳秒到秒，成本如何逐级攀升？
性能的本质是延迟。本主题线沿时间尺度从 10⁻¹² 秒到 10⁰ 秒纵向展开，揭示每一层的时间成本，以及程序员如何感知和优化这些延迟。
Transistor
晶体管开关延迟 ~10ps，是时间尺度的物理下限。
Logic Gate
逻辑门延迟 ~10-50ps，信号穿过一层门的时间。
Adder / ALU
加法器进位传播 ~O(n) 门延迟，行波进位 vs 超前进位的取舍。
Register / Sequential Logic
寄存器访问 ~0.3-1ns，最快的'记忆'。
CPU & GPU Microarchitecture
CPU 时钟周期 ~0.2-0.5ns（2-5GHz），分支预测失败惩罚 15-20 周期。
Memory Hierarchy
L1 缓存 1ns → L2 4ns → L3 10ns → 主存 100ns，每级约 10 倍。
Computer Organization
总线传输 ~10-100ns，设备间通信的代价。
Computer Architecture / ISA
跨核通信 ~10-50ns，共享缓存 vs NUMA 的差异。
Operating System
系统调用 ~1000-2000 周期，上下文切换 ~1-10μs。
Compiler
编译时间 ~秒到分钟，运行时开销 5-50%。
Programming Paradigms
函数调用 ~10-100ns，虚函数分发 ~1-5ns 额外开销。
Data-Intensive Applications
数据库查询 0.1-10ms，Redis 0.1-0.5ms，跨数据中心 50-200ms。
Software Engineering
CI/CD 流水线 5-30 分钟，代码评审 1-4 小时。
Distributed Systems
同数据中心 RPC 0.5-2ms，跨数据中心 50-200ms，受光速约束。
Cloud Native
容器启动 0.1-2s，Pod 调度 1-10s，Serverless 冷启动 100ms-数秒。